На отраслевой конференции Hot Chips 2026 южнокорейский полупроводниковый гигант Samsung Electronics представил комплексную трехэтапную дорожную карту развития высокоскоростной памяти High Bandwidth Memory (HBM). Предложенная концепция призвана преодолеть технологические барьеры современных интерпозеров и объединить стеки оперативной памяти с процессорными кристаллами в единую трехмерную структуру.
Традиционная архитектура стековой памяти HBM предполагает размещение кристаллов DRAM рядом с центральным или графическим процессором на кремниевом интерпозере. Связь между вычислительным чипом и памятью осуществляется через тысячи межсоединений Through-Silicon Via (TSV) и физический интерфейс PHY. В новейшем стандарте HBM4 пропускная способность стека достигает нескольких терабайт в секунду, а число сигнальных линий выросло до 2048. Однако дальнейшее масштабирование скорости передачи данных упирается в геометрические ограничения кремния, сложность межсоединений и резкий рост энергопотребления интерфейсов.
Переход на логический техпроцесс и этап cHBM
Фундаментом новой стратегии Samsung стал переход базового кристалла (Base Die, B-die) стека HBM4 на передовой 4-нанометровый логический техпроцесс вместо классических норм DRAM. Использование логического кремния открывает возможность переноса критических узлов процессора непосредственно в основание стека памяти. На первом этапе, получившем название кастомной HBM (cHBM), компания планирует заменить громоздкий стандартный интерфейс PHY компактным каналом связи типа Die-to-Die (D2D).
В стандартном базовом кристалле HBM4 физический интерфейс занимает площадь свыше 8 × 4 мм, тогда как оптимизированный блок D2D требует всего 8,5 × 1,5 мм, сокращая глубину канала с 5,5 до 2 мм. Это освобождает ценное пространство как на кристалле памяти, так и на самом процессоре. Дополнительно в базовый кристалл переносится контроллер памяти, занимающий от 5 до 10% площади ускорителя. Освобожденное место на процессоре производители смогут отдать под вычислительные ядра, что обеспечит прирост производительности от 10% до 20%.
Для борьбы с локальными зонами перегрева при повышенной плотности мощности инженеры Samsung разработали специальный блок отвода тепла Heat Path Block (HPB), который снижает пиковую температуру в зоне интерфейса более чем на 35%. Кроме того, размещение контроллера в базовом кристалле позволяет реализовать SRAM-механизм восстановления дефектных ячеек памяти без вывода из строя целых резервных строк или столбцов DRAM.
Второй этап: расширение памяти и продвинутая архитектура aHBM
Второй этап стратегии Samsung направлен на превращение базового кристалла в полноценную интеллектуальную подсистему памяти (Advanced HBM или aHBM). Свободная площадь кристалла будет задействована для интеграции датчиков телеметрии, контроля напряжения, старения транзисторов и аппаратных систем самодиагностики. По краям кристалла планируется разместить специализированные контроллеры для прямого подключения внешних уровней памяти (LPDDR или дополнительных модулей HBM), минуя интерфейс PCIe, что снизит задержки при масштабировании емкости.
Ключевым нововведением фазы aHBM станет интеграция вычислительных элементов (Processing Elements, PE) прямо под стек накопителей DRAM. Разгрузка основного ускорителя за счет выполнения операций прямо в памяти позволит сократить трафик через интерпозер и снизить общее энергопотребление системы при обработке масштабных наборов данных.
Третий этап: трехмерная компоновка zHBM
Финальным и наиболее радикальным шагом станет архитектура zHBM. Компания отказывается от горизонтального размещения чипов на интерпозере и переходит к полноценной трехмерной вертикальной интеграции: стек памяти DRAM монтируется непосредственно поверх кристалла процессора. В этой схеме физические интерфейсы PHY и боковые каналы D2D полностью упраздняются, а сигналы передаются по распределенной матрице микроконтактов напрямую через вертикальные соединения.
Согласно расчетам исследователей Samsung, архитектура zHBM способна сократить энергопотребление линий ввода-вывода примерно на 70% по сравнению с проектируемой памятью HBM5. При этом достигается увеличение пропускной способности памяти в 2,3 раза при одновременной экономии около 100 Вт мощности по сравнению с четырехстековыми конфигурациями HBM4E. Из-за тепловых ограничений высота стека zHBM на начальном этапе составит четыре кристалла DRAM, а производство потребует внедрения технологии гибридного прямого медного сращивания пластин (hybrid copper bonding).