Исследователь нашел самую медленную инструкцию x86: выполнение заняло 198 миллиардов тактов

Аппаратный исследователь Кристофер Домас анонсировал проект CPU Deoptimization, в рамках которого определяется максимальная задержка выполнения одиночных команд на процессорах с архитектурой x86. Антирекорд установила инструкция fxrstor64, выполнение которой удалось затянуть на 62 секунды или 198 миллиардов тактов CPU.

Пока инженеры и разработчики компиляторов стремятся сократить задержку выполнения кода на тактовый цикл, инженер по безопасности Кристофер Домас (известный под ником xoreaxeaxeax) создаёт «доску позора» медленных инструкций микропроцессоров. Цель проекта CPU Deoptimization — найти легальную последовательность состояний шин и памяти, при которой обработка одной ассемблерной команды задерживается на максимальное время.

Механика деоптимизации и абсолютный рекорд

Текущим лидером рейтинга стала инструкция fxrstor64, восстанавливающая состояние регистров SIMD из 512-байтного блока памяти. Для достижения максимальной задержки Домас применил комбинированный подход:

1. С помощью собственной утилиты mmiotic он выявил высоколабильные области контроллера шины PCIe и сопоставил 512-байтный блок с областью MMIO (Memory-Mapped I/O). Это сразу увеличило время выполнения до 74 млрд тактов (23 секунды).
2. Затем исследователь запустил конвейер считывания 4-байтных значений из высокозатратных регистров MMIO, полностью перегрузивший Root Complex шины PCIe процессора перед выполнением инструкции.

В результате команда fxrstor64 была вынуждена ждать в очереди завершения накладных операций чтения, отработав за 198 002 498 236 тактов процессора (62 секунды).

Другие антирекорды и старые платформы

В тестах на процессорах Intel Core i7-8559U, AMD Ryzen 7 5800H и классическом встроенном чипе VIA Eden были зафиксированы и другие интересные результаты:

• Команда чтения системных регистров rdmsr на процессоре VIA Eden заняла 161 602 такта (202 микросекунды) из-за особенностей работы недокументированного регистра 0x133.
• Эксперимент с 8-килобайтным блоком AMX-инструкций xrstore64 на серверных процессорах Intel Sapphire Rapids показал потенциал зависания инструкции свыше 1 триллиона тактов.

Проект с открытым исходным кодом опубликован на GitHub. В дальнейшем автор планирует добавить аналогичные рейтинги для архитектур ARM и RISC-V.

Источники

• Tom's Hardware, 2026-08-08